Intel、3次元トライゲートトランジスタ製造技術を確立 ?22nm世代のIvy Bridgeで採用

  • このエントリーをはてなブックマークに追加

米Intelは4日(現地時間)、22nm世代のプロセッサで世界初となる3次元型トライゲートトランジスタを採用し、2011年末より製造開始すると発表した。トライゲートトランジスタは、電流が流れるチャネルが従来までの平面(2次元)ではなく、薄くて高さのあるフィン構造(3次元)となって おり、その上面だけでなく両側面にも電流を流すことができる。同社は2002年にその研究発表を行なっているが、今回、2011年末より量産開始予定と なっている22nmプロセスのプロセッサである「Ivy Bridge」で採用されることが決定した。3次元トランジスタの量産はこれが世界初。

この3次元トライゲートトランジスタは、フィン構造にすることで、チャネルの幅を狭め、トランジスタの集積度を上げられるだけでなく、よ り多くの電流を流せるとともに、その制御効率も上げられるため、オフ時の電流あるいは閾電圧が低い、およびゲート遅延が短いといった特性がある。

同社の示す資料によると、22nm3次元トライゲートトランジスタは、現行の32nmプレーナ(2次元)トランジスタより37%性能を高 められ(低電圧時)、同じ性能なら動作電力を半分以下に抑えられ、漏れ電流も1/10に低減できるといい、過去のどのプロセス投入時よりも高いレベルの改 善をもたらすことができるとしている。

同社はその製造技術をすでに確立しており、22nm 3次元トライゲートトランジスタにおけるウェハの製造コストは2?3%増で済むほか、安定した歩留まりも実現できるとしている。

すでに同社はIvy Bridgeの試作品も開発しており、現地で行なわれた発表会ではその実演デモも披露された。

同プロセス技術は、クライアントからサーバー向けプロセッサだけでなく、先だってプロセス縮小計画の前倒しが発表されたAtomにも適用される。

32nmプレーナトランジスタ(左)では平面になっているチャネルが、フィン構造となっている トランジスタの模式図 電気特性
32nmプレーナ、22nmプレーナとのゲート遅延/動作電圧の比較 新プロセスはIvy Bridgeで採用 将来のAtomにも展開予定
発表会でIvy Bridgeのウェハを披露したダディ・パールムッター上級副社長 Ivy Bridgeの試作品を搭載した実働PCも披露

引用元: 【PC Watch】 Intel、3次元トライゲートトランジスタ製造技術を確立 ?22nm世代のIvy Bridgeで採用.

スポンサーリンク
  • このエントリーをはてなブックマークに追加

フォローする

スポンサーリンク

コメントを残す